航空科研院所实施现场管理的思考

国防科研院所单纯依靠国家拨款的科研模式自20世纪80年代中期以来已经发生了根本性变化,核心能力和经济效益并举已成为绝大多数国防科研院所生存和发展重要战略目标。当前,科研院所从事生产、开发和销售活动已经非常普遍,而科研院所生产项目企业化管理方面的欠缺已经成为制约其健康发展的首要问题之一。企业化基础性管理水平亟待提高,以弥补管理上的不足。比如,通过建立ISO9000质量管理体系,提高生产过程的标准化和现场管理水平,使保证产品质量、降低生产成本及满足交期能同时达成,组织在追求利润最大化的同时,赢得顾客满意。现场管理是科…     

基于nRF24E1芯片的红外线矩阵坐标式自动报靶装置

红外线矩阵坐标式自动报靶装置由靶子和显示器组成,靶子部分由红外线矩阵光电坐标靶、坐标传感器、单片机控制的嵌入式多频道无线收发模块 nRF24E1组成。红外线矩阵是由两排互相垂直的红外光速正交形成,它是靶子的坐标定位区域。nRF24E1芯片进行输入信号的处理和无线收发。显示器由点阵式液晶显示器及显示控制电路组成,在屏幕上呈现胸环靶图案及显示弹着点位置。靶面分辨率为5mm,报靶速度大于1200发/秒。适用于步枪、手枪等轻武器。     

直播圆桌论剑

镁光灯下,大讨论面向全集团军官兵电视全程直播;圆桌两侧,党委机关与基层一线同台论剑"对表";镜头面前,"镜前承诺"倒逼领导干部立"军令状"、真除"虚光"……这是近日第四十集团军党委机关"战斗力标准"大讨论直播现场的几个片段。电视直播,究竟给"战斗力标准"大讨论带来了什么?     

七〇五所扎实开展安全生产月活动

<正>从3月1日开始,以"贯彻《安全生产法》、落实安全生产责任"为主题的"安全生产月"活动,在中船重工第七〇五研究所全面展开。为确保安全生产月活动取得实效,七〇五所在组织广大员工认真学习《安全生产法》及集团公司有关要求,不断提升广大员工安全意识的同时,结合科研生产工作实际,进一步完善安全生产责任状的内容,健全以法定代表人为第一责任人的全员、全方位安全生产责任体系,层层签订安全生产责任书,确保将安全责任落到实处。     

延迟驱动的FPGA高扇出信号线快速布线算法

采用基本的延迟驱动Pathfinder布线器对FPGA高扇出信号进行布线,大部分时间会用于初始化寻路的优先级队列,而初始化工作主要是将已得到的布线树中的布线资源结点插入优先级队列.但是分析发现,并非所有被插入的资源结点对布线都是有帮助的.因此提出了一种基于树剪枝的优先级队列初始化算法,这种算法对已有的布线树中的资源点进...     

空军召开“经费标准一体化”管理现场观摩会

近日,空军在潍坊召开“经费标准一体化”管理现场观摩会。空军后勤部财务部领导、各军区空军后勤部财务处预算办主任、分管公务事业费的助理员参加了会议。会议总结交流了潍坊场站更新观念、挖掘潜能,以信息化手段加强水电费管理的经验,观摩了潍坊场站“经费标准一体化”改革成果。空军后勤部财务部领导对潍坊场站通过“经费标准一体化”改革试...     

专做“表面”文章的人

从一个立志报国的青年学生成长为人民军队的将军、国家级专家,徐滨士在他近60年的教学科研生涯中,创造了一次又一次的辉煌。他首次在国内成功研制了水蒸气保护振动电弧堆焊设备,解决了坦克零件的修复难题,获得全国科技大会奖,荣立个人二等功;他首次在国内将等离子喷涂技术用于重载车辆薄壁磨损零件的修复,大大提升了装甲部队的战斗力,获全军科技成果一等奖、国家科技进步二等奖;他创造性     

基于DSP/BIOS的千兆以太网的研究与实现

信息技术和网络技术的发展促使嵌入式系统不断向网络化发展,而嵌入式系统本身的发展对数据的传输速率也提出了更高的要求。文章在研究了TI公司DSP/BIOS和NDK的基础上,设计了基于DSP芯片TMS320C6455的EMAC接口的千兆以太网模块。介绍了硬件电路设计及软件设计流程。硬件电路测试结果表明,模块性能良好,可以提供嵌入式系统的千兆以太网接入能力。     

无源雷达智能目标识别

现代战争给无源雷达目标识别提出更高要求。针对传统数据库匹配识别方法存在的识别率低和容错性差等缺陷,提出采用智能算法进行无源雷达目标识别,构建了无源雷达智能目标识别总体框架,并设计了支持向量机方法、神经网路方法和证据理论方法的算法运用框架。提出无源雷达智能目标识别的几个关键问题,为改进和提高无源雷达目标识别技术手段提供理论基础。     

众核处理器访存链路接口的FPGA验证

面向众核处理器提出一种访存链路接口的现场可编程门阵列(Field-Programmable Gate Array,FPGA)验证平台,用于对处理器访存链路关键部件进行功能及可靠性测试。提出片上读写激励自动产生与检查机制、以太网接口硬件用户数据报协议(User Datagram Protocol,UDP)协议栈和FPGA芯片间多通道并行链路三项关键技术并进行设计实现。实验结果表明提出的各项关键技术功能正确,不仅丰富了功能验证中随机激励产生及结果验证的手段,而且实现了对链路数据检错和多lane间延迟偏斜纠正逻辑的可靠性测试与评估。经过该平台验证的访存链路接口在实际芯片中通过了功能正确性测试,证明了验证的有效性。